We zijn enthousiast om LLZK te lanceren, een open-source tussenrepresentatie (IR) voor zero-knowledge circuits. Denk aan LLVM, maar dan voor ZK. Gebouwd door @VeridiseInc en ondersteund met een subsidie van de @ethereumfndn, is LLZK nu live op GitHub. Draad 🧵 1/4

Toen we begonnen te werken aan ZK-tooling, was er nog niets beschikbaar. @FormallyJon deelt onze zero-knowledge tooling-reis tijdens @HouseofZK interview.

Wat bracht ons ertoe om Vanguard, onze statische analyzer, te ontwikkelen en hoe hebben we deze verder uitgebreid dan Solidity? @FormallyJon legt uit in de @HouseofZK podcast.

Cannes, je was geweldig! Dank aan iedereen die bij onze stand is langsgekomen, en aan @EthCC voor het hosten van ons. Hier is een visueel feest van de week 🌞

Groeten uit @EthCC — Onze CTO-@KFerles deelt hoe we blijvend determinisme leveren voor zkVM's zoals @RiscZero

Krijg een overzicht van de ZK-tools van Veridise en een glimp van de toekomst. @IsilDillig deelt onze toekomstige richtingen op het @a16zcrypto evenement.

Onze ZK-detectietools hadden voorheen een time-out op 30% van de ZK-circuits. Hoe hebben we dit opgelost? @IsilDillig deelt inzichten uit ons recente onderzoekspaper.

Hoe houden we ZK-circuits ijzersterk en deterministisch tijdens audits? Onze mede-oprichter @IsilDillig deelt inzichten over het combineren van statische analyse en SMT-solvers in onze ZK-tools.

Zijn overbelaste circuits een uitdaging in zero-knowledge circuits? Wat vormt een grotere bedreiging: te weinig of te veel beperkte circuits? @IsilDillig breekt het af.

Last but not least werd ook de SIGPLAN Robin Milner Young Researcher Award aangekondigd op PLDI. Dit jaar ging de prijs naar Işıl Dillig (@IsilDillig), wiens onderzoek diepgaande en verreikende bijdragen heeft geleverd aan programma-analyse, verificatie en synthese ⭐️