我們很高興推出 LLZK，這是一個用於零知識電路的開源中間表示（IR）。可以把它想像成 LLVM，但用於 ZK。 由 @VeridiseInc 開發，並獲得 @ethereumfndn 的資助，LLZK 現在已在 GitHub 上上線。 線程 🧵 1/4

當我們開始開發 ZK 工具時，沒有任何可用的工具。@FormallyJon 在面試中分享了我們的零知識工具之旅@HouseofZK。

是什麼促使我們開發了靜態分析儀 Vanguard，以及我們如何將其擴展到 Solidity 之外？@FormallyJon在@HouseofZK播客上解釋道。

戛納，你太棒了！感謝所有來到我們展位的人，也感謝@EthCC接待我們。這是本週🌞的視覺盛宴

來自@EthCC的問候 — 我們的 CTO @KFerles 分享了我們如何為 zkVM（如 @RiscZero

概述 Veridise 的 ZK 工具並了解下一步計劃。@IsilDillig在@a16zcrypto活動中分享了我們未來的方向。

我們的 ZK 檢測工具之前在 30% 的 ZK 電路上超時。我們是如何解決這個問題的？@IsilDillig分享了我們最近研究論文的見解。

我們如何在審計期間保持 ZK 電路堅如磐石和確定性？我們的聯合創始人 @IsilDillig 分享了在我們的 ZK 工具中結合靜態分析和 SMT 求解器的見解。

過度約束電路是零知識電路中的挑戰嗎？ 哪個構成更大的威脅：電路約束不足還是過度約束？@IsilDillig將其分解。

最後但並非最不重要的一點是，SIGPLAN Robin Milner 青年研究員獎也在 PLDI 上公佈。今年，該獎項頒給了 Işıl Dillig （@IsilDillig），他的研究對項目分析、驗證和綜合⭐️做出了深遠而深遠的貢獻