我们很高兴推出 LLZK，这是一个用于零知识电路的开源中间表示（IR）。可以把它想象成 LLVM，但用于 ZK。 由 @VeridiseInc 开发，并获得 @ethereumfndn 的资助，LLZK 现在已在 GitHub 上上线。 线程 🧵 1/4

当我们开始开发 ZK 工具时，市场上没有任何可用的工具。@FormallyJon 在 @HouseofZK 的采访中分享了我们的零知识工具之旅。

是什么促使我们开发了静态分析器 Vanguard，我们如何将其扩展到 Solidity 之外？@FormallyJon在@HouseofZK播客中解释道。

戛纳，你真棒！感谢所有来到我们展位的人，以及@EthCC的主办。这里是本周的视觉盛宴🌞

来自 @EthCC 的问候 — 我们的首席技术官 @KFerles 正在分享我们如何为 zkVMs（如 @RiscZero）提供持久的确定性

概述 Veridise 的 ZK 工具并了解下一步计划。@IsilDillig在@a16zcrypto活动中分享了我们未来的方向。

我们之前的 ZK 检测工具在 30% 的 ZK 电路上超时。我们是如何解决这个问题的？@IsilDillig 分享了我们最近研究论文的见解。

我们如何在审计期间保持 ZK 电路的稳固和确定性？我们的联合创始人 @IsilDillig 分享了在我们的 ZK 工具中结合静态分析和 SMT 求解器的见解。

过度约束电路是否是零知识电路中的挑战？ 哪个构成更大的威胁：约束不足还是过度约束的电路？@IsilDillig分解了它。

最后但同样重要的是，SIGPLAN 罗宾·米尔纳青年研究者奖也在 PLDI 上宣布。今年，该奖项授予了 Işıl Dillig (@IsilDillig)，她的研究对程序分析、验证和合成做出了深远而广泛的贡献 ⭐️